ELECTRÓNICA

CIRCUITO GENERADOR DE ACARREO.

    Cuando se realiza la suma de dos números en paralelo, utilizando sumadores completos, se supone que todos los bits están disponibles al mismo tiempo para poder realizar la operación; sin embargo, esto no sucede en forma instantánea, ya que analizando el circuito de la Figura 2, se observa que para obtener el acarreo de salida se tiene más de un nivel de conmutación y el tiempo de propagación total será igual al retardo de propagación de una compuerta típica multiplicado por el número de niveles de conmutación en el circuito. Por lo tanto, si observamos el circuito de la Figura 3, el tiempo mayor de propagación será el tiempo que se tome el bit de acarreo en propagarse por los sumadores completos. Como cada bit de salida de la suma depende del valor del acarreo de entrada, esta salida ocurrirá solamente cuando el bit de acarreo se haya propagado. Por ejemplo S₃, de la Figura 3, ocurrirásolamente cuando C₃ se genere, pero a su vez C₃ se genera cuando S₂ ocurra y S₂ ocurre cuando se genera C₂, y así sucesivamente.

    El tiempo de propagación del acarreo es un factor que limita la rapidez con que se suman dos números en paralelo y si recordamos que las operaciones aritméticas se efectúan por medio de sumas sucesivas, el resultado obtenido viene siendo crítico, si no se le da el tiempo necesario para la propagación del acarreo. Una de las técnicas más usadas es la generación del acarreo siguiente o posterior, la cual se explica a continuación.

    De la tabla funcional del sumador completo, Figura 2, se tiene:

S(A, B, C_i) = 3_m (1,2,4,7)                                        (7)
C₀(A, B, C_i) = 3_m (3,5,6,7)                                      (8)

    Para S se ha determinado una función en base a O EXCLUSIVAS, es decir:

S(A,B,C_i) = A r B r C_i                                             (9)

    Pero, para el acarreo C₀ de salida, se tiene el siguiente mapa K y función resultante:

C₀(A, B, C_i) = AB + A'BC_i + AB'C_i = AB + C_i(A r B)       (10)
                           (1)         (2)           (3)

    En base a las ecuaciones (9) y (10), el nuevo logigrama para un SUMADOR COMPLETO es:

    Del circuito del sumador completo de la Figura 9, se obtienen las ecuaciones:

P_i = A_i r B_i                      (11)

G_i = A_iB_i                           (12)

    En función de las ecuaciones (11) y (12), la suma de salida y el acarreo de salida, quedan expresados como:

S_i = P_i r C_i                      (13)

C_i+1 = G_i + P_iC_i               (14)

    La ecuación (14) representa el acarreo generado, el cual produce un acarreo de salida si ambos sumando son 1, siempre y cuando sean los bits menos significativos de lossumandos. P_i se llama el acarreo propagado, ya que es el término asociado con la propagación de C_i hasta C_i+1.

    En base a un sumador completo de 4 bits, como el mostrado en la Figura 3, se tiene:

Para i=0:
C₁ = G₀ + P₀C₀                                                                                                           (15)

Para i=1:C₂ = G₁ + P₁C₁ = G₁ + P₁(G₀ + P₀C₀) = G₁ + P₁G₀ + P₁P₀C₀                            (16)

Para i=2:C₃ = G₂ + P₂C₂ = G₂ + P₂(G₁ + P₁G₀ + P₁P₀C₀) =
      = G₂ + P₂G₁ + P₂P₁G₀ + P₂P₁P₀C₀                                                                   (17)

Para i=3:C₄ = G₃ + P₃C₃ = G₃ + P₃(G₂ + P₂G₁ + P₂P₁G₀ + P₂P₁P₀C₀) =
      = G₃ + P₃G₂ + P₃P₂G₁ + P₃P₂P₁G₀ + P₃P₂P₁P₀C₀                                       (18)

    De las ecuaciones (15), (16), (17) y (18), se obtiene el  logigrama de la Figura 10.

    El circuito de la Figura 10, realizado con elementos de pequeña escala de integración (SSI - Small Scale Integrated),  se construye completamente  con el circuito integrado 74182, el cual puede utilizarse para realizar un sumador completo de 4 bits, como se muestra en la Figura 11.