ELECTRÓNICA

epitaxis es la asociación de dos minerales de diferentes especies, entre los cuales existe una compatibilidad estructural, en virtud de la cual los cristales de ambos cuerpos se desarrollan, uno sobre el otro, en determinadas direcciones. Existe epitaxis entre el rutilo y por otra parte, la mica o la hematita; entre éstas últimas; entre la hematita y lacalcita; entre la albita y la ortosa, etc. En los experimentos para provocar lluvia artificialmente se aprovecha la epitaxis entre los cristales de yoduro de plata (que sirven de núcleo de condensación) y los de hielo presentes en la atmósfera.

esfuerzo lógico (logical effort) es concepto acuñado por Ivan Sutherland y Robert Sproull in 1991, que permite obtener estimaciones de retardo en circuitos CMOSbasándose únicamente en la topología del camino combinacional.

El método del esfuerzo lógico permite, dada una función lógica, encontrar cuál es la estructura de puertas lógicas que obtiene el menor retardo de propagación. Esta técnica es útil para cálculos rápidos y cualitativos de circuitos sencillos.

La técnica del esfuerzo lógico se basa en normalizar el retardo de propagación de una puerta respecto del retardo de un inversor (puerta NOT) cuya salida no está conectada a ninguna carga (τ = 3RC, si consideramos que la movilidad de la difusión pmos es la mitad de la nmos). Expresaremos el retardo normalizado de la siguiente forma:

Donde p es el retardo parásito y f el esfuerzo de etapa. El retardo parásito, conceptualmente, es el retardo que sufre la puerta lógica al tener que cargar o descargar su propiacapacidad, y el esfuerzo de etapa es el retardo debido a la carga de la puerta lógica, es decir, a su fan-out. El esfuerzo de etapa, a su vez, se desdobla en el producto de dos términos: el esfuerzo lógico g, que expresa cuánto peor es la puerta lógica acometiendo su carga comparado con un inversor de igual fuerza, y un esfuerzo eléctricoequivalente a la relación entre la capacidad externa y la capacidad de entrada de la puerta lógica en cuestión. En fórmula:

Combinando estas expresiones obtenemos la ecuación básica que expresa el retardo en unidades de τ:

En la fórmula anterior, sólo el término h es función de las dimensiones reales de los transistores que forman parte de la puerta lógica. Tanto p como g dependen únicamente de la estructura interna de la misma. La utilidad del método del esfuerzo lógico se manifiesta en el análisis de cadenas de puertas lógicas. Conociendo los valores de esfuerzo lógico y retardo parásito de las puertas de una cadena (valores ambos fáciles de derivar de la documentación de la biblioteca de celdas), es posible no sólo dimensionar de forma óptima los transistores que las componen, sino comparar entre distintas estructuras lógicamente equivalentes y elucidar cuál de ellas da el menor retardo.

Ha de tenerse en cuenta que el modelo de esfuerzo lógico se basa en una interpretación lineal del funcionamiento de los transistores CMOS, en la que además se tienen en cuenta un buen número de simplificaciones, como por ejemplo:

• La capacidad de difusión es similar a la capacidad de puerta
• Dos transistores conectados en serie comparten su capacidad de difusión
• Las capacidades de puerta-fuente y de puerta-drenador del transistor son despreciables.
• La impedancia de interconexión es nula

Este modelo, asimismo, no tiene en cuenta el efecto de la pendiente de la rampa de subida o de bajada en el retardo de propagación.

espejo de corriente es una configuración con la que se pretende obtener una corriente constante, esto es, una fuente de corriente. Esta configuración consta de dos transistores, idealmente idénticos, y una resistencia o potenciómetro, si se quisiera regular el circuito en el caso que los transistores no fueran idénticos. En la siguiente figura se muestra el esquema básico de un espejo de corriente.

La corriente que circula en R1 está dada por:

Donde  es la corriente del colector de Q1,  es la corriente de base de Q1,  es la corriente de base de Q2.

La corriente de colector de Q1 viene dada por la ecuación:

Donde  es la ganancia de corriente de Q1. Si Q1 y Q2 son idealmente idénticos, la  de Q2 será:

donde V_A es debida al efecto Early.

Como V_BE1 = V_BE2 y Q1 y Q2 son idénticos, I_B1 = I_B2. La corriente de colector de Q2 será entonces dado por:

Si , entonces:

Se obtiene así una precisión superior a la obtenida con circuitos más complejos, como los Widlar, de Wilson o Cascodo.

El espejo de corriente se usa en los circuitos integrados porque es una forma conveniente de crear fuentes de corriente y cargas activas. La ventaja de utilizar espejos de corriente es la del incremento en la ganancia de tensión y en el rechazo al modo común (CMRR). El motivo técnico de su frecuente uso en IC se debe a la vez porque es mas económico hacer los 2 transistores sobre la oblea de silicio en vez de las resistencias cuando se quiere polarizar un determinado transistor, aparte de ocupar menos espacio; y ofrece también mayor estabilidad frente a cambios de voltaje y temperatura a la polarización.