Implementación del hardware de A5 / 1 de cifrado
¿Alguna vez has oído hablar de A5 / 1 de corriente de cifra. A5 es uno de los tres famosos y "secreto" algoritmo GSM (en vez de A3 y A8). Esta cifra era bastante famoso porque fue utilizado para cifrar toda conversación GSM en la tierra. No sé exactamente, quizás todo proveedor GSM emigraban a A5 / 2 o incluso la más reciente, que es A5 / 3 (también conocido como Kasumi cifrado).
Muchos genios cripto, nerds criptográficos y cripto locos dijeron que A5 / 1 de cifrado no estaba perfectamente diseñado para cifrar conversación GSM. Era un sistema de cifrado como "ficticio" para engañar a los seres humanos, por lo que los chicos inteligentes podrían trabajar detrás . Otras personas dijeron que A5 / 2 es aún más débil que A5 / 1 y otro dijo que A5 / 3 (Kasumi) es bastante seguro que sus dos predecesores. Niza ha escenario ..
Hago totalmente ciego sobre esto, le acaba de asumir que everyting es cierto. Incluso, de hecho, yo aún no me importa una mierda a esos temas . Por ahora, vamos a divertirse con A5 / 1 cifra.Nuestro trabajo aquí es sobre la implementación de A5 / 1 cifrado en hardware, si usted está cuestionando estos temas permite a verlo .
A5 / 1 de cifrado es un tipo de cifrado de flujo que emplea LFSR (Linear Feedback Shift Register). A continuación, tomé una foto de Wikipedia. Como se puede ver, A5 / 1 de cifrado utiliza 3 registros de desplazamiento con diferentes longitudes y diferentes tomas. Taps se utilizan para determinar el próximo bit menos significativo del registro de desplazamiento, cuando va a ser desplazado. Por ejemplo, regístrese R1 que tiene 19 bits de longitud, que nutre y XORs su 13a, 16a, 17a y 18a bits para producir Bit menos significativo siguiente. R2 y R3 también tienen su propia forma de aprovechar los insumos y producen poco al lado menos significativo.
Cuando se produce un reloj, cada voluntad bit desplazado 1 unidad hacia la izquierda. El bit más a la izquierda (bit menos significativo) se llenará de valor que produce por cada grifos de salida.Permite sólo ver la imagen, es más fácil de entender que la descripción de palabra por palabra, literalmente.
Observe que todos los tres registro tiene una "regla marcando" tales. Se dice que un registro se registró si su bit medio igual al bit mayoría de todos los bits media de cada uno de los registros. Poco Mayoría será "1" si y sólo si 2 o más bits medias son "1", de lo contrario será cero. A partir de la imagen, se puede ver que poco medio es de color naranja.
Bit medio de R1 = 8 bits, permite definir este bit como x 1
bit medio de R2 = 10 bits, vamos a definir este bit como x 2
bits medio de R3 = 10 bits, permite definir este bit como x 3
bit medio de R2 = 10 bits, vamos a definir este bit como x 2
bits medio de R3 = 10 bits, permite definir este bit como x 3
Permite definir y 1 como fichar condición de R1
permite definir y 2 como fichar condición de R2
Permite definir y 3 como fichar condición de R3
permite definir y 2 como fichar condición de R2
Permite definir y 3 como fichar condición de R3
si y 1 = "1", entonces R1 está sincronizado, y así sucesivamente para R2 y R3.
A partir de la tabla de verdad, podemos derivar la tabla de Karnaugh-mapa a continuación, recuperar ecuación booleana de la siguiente manera:
y 1 = m 0 m + 1 + m 2 + m 5 m + 6 + m 7
y 2 = m 0 m + 1 + m 3 m + 4 + m 6 m + 7
y 3 = m 0 m + 2 + m 3 + m 4 m + 5 + m 7
y 2 = m 0 m + 1 + m 3 m + 4 + m 6 m + 7
y 3 = m 0 m + 2 + m 3 + m 4 m + 5 + m 7
No hay comentarios:
Publicar un comentario